LCMXO256C-3TN100C MachXO 필드 프로그래밍 게이트 어레이 (FPGA) IC 78 256 100-LQFP
유형 | 설명 |
분류 | 융합 회로 (IC) |
내장 | |
FPGA (Field Programmable Gate Array) 를 사용한다. | |
Mfr | 라티스 반도체 회사 |
시리즈 | MachXO |
포장 | 트레이 |
LAB/CLB 수 | 32 |
논리 요소/셀 수 | 256 |
I/O 수 | 78 |
전압 - 공급 | 1.71V ~ 3.465V |
장착형 | 표면 마운트 |
작동 온도 | 0°C ~ 85°C (TJ) |
패키지 / 케이스 | 100LQFP |
공급자의 장치 패키지 | 100-TQFP (14x14) |
기본 제품 번호 | LCMXO256 |
특징LCMXO256C-3TN100C
• 휘발성 이 아닌, 무한 히 재구성 가능
• 즉시 켜지다
• 단일 칩, 외부 구성 메모리가 필요하지 않습니다
• 우수한 설계 보안, 가로막을 비트 스트림
• SRAM 기반의 논리를 밀리 초에 재구성
• JTAG 포트를 통해 프로그래밍 가능한 SRAM 및 비휘발성 메모리
• 비휘발성 메모리의 백그라운드 프로그래밍을 지원합니다.
• 수면 상태
• 최대 100x 정적 전류 감소를 허용
• TransFRTM 재구성 (TFR)
• 시스템 작동 중 현장 로직 업데이트
• 높은 I/O 로직 밀도
• 256 ~ 2280 LUT
• 73~271개의 I/O와 광범위한 패키지 옵션
• 밀도 마이그레이션 지원
• 납 없는/RoHS 준수 패키지
• 임베디드 및 분산 메모리
• 최대 27.6Kbits sysMEMTM 임베디드 블록 RAM
• 최대 7.7Kbits 분산 RAM
• 전용 FIFO 제어 논리
• 유연 한 I/O 버퍼
• 프로그래밍 가능한 sysIOTM 버퍼는 다양한 인터페이스를 지원합니다.
● • LVCMOS 3. 3/ 2.5/ 1.8/ 1.5/ 1.2
• LVTTL
• PCI
LVDS, 버스-LVDS, LVPECL, RSDS
• sysCLOCKTM PLL
• 1개 장치당 최대 2개의 아날로그 PLL
• 시계 의 곱셈, 나눔, 단계 변화
• 시스템 수준 지원
• IEEE 표준 1149.1 경계 스캔
• 탑재 오시일레이터
• 장치는 3.3V, 2.5V, 1.8V 또는 1.2V 전원 공급 장치로 작동합니다.
• IEEE 1532을 준수하는 시스템 내 프로그래밍
설명LCMXO256C-3TN100C
MachXO는 전통적으로 CPLD에 의해 다루어지고 낮은 가격의 응용 프로그램의 요구 사항을 충족하도록 최적화되었습니다.
용량 FPGA: 접착기 로직, 버스 브리딩, 버스 인터페이스, 전원 제어 및 제어 로직. 이 장치
CPLD와 FPGA 장치의 가장 좋은 특징을 하나의 칩에 통합합니다.
환경 및 수출 분류LCMXO256C-3TN100C
ATTRIBUTE | 설명 |
RoHS 상태 | ROHS3 준수 |
수분 민감도 수준 (MSL) | 3 (168시간) |
REACH 상태 | REACH 영향을 받지 않습니다 |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |