XC2S50E-6TQ144C 필드 프로그래밍 게이트 어레이 (FPGA) IC 102 32768 1728 144-LQFP
XC2S50E-6TQ144C는공장 재고, 당신의 요구 사항을 확인하고 목표 가격으로 저희에게 연락하십시오.
스펙 XC2S50E-6TQ144C
종류 | 설명 |
분류 | 융합 회로 (IC) |
내장 | |
FPGA (Field Programmable Gate Array) 를 사용한다. | |
Mfr | AMD |
시리즈 | 스파르탄®-IIE |
패키지 | 트레이 |
LAB/CLB 수 | 384 |
논리 요소/셀 수 | 1728 |
전체 RAM 비트 | 32768 |
I/O 수 | 102 |
성문 수 | 50000 |
전압 - 공급 | 1.71V ~ 1.89V |
장착형 | 표면 마운트 |
작동 온도 | 0°C ~ 85°C (TJ) |
패키지 / 케이스 | 144-LQFP |
공급자의 장치 패키지 | 144-TQFP (20x20) |
기본 제품 번호 | XC2S50E |
특징XC2S50E-6TQ144C
•2세대 ASIC 대체 기술
-최대 15552개의 논리 셀까지600,000 시스템 게이트
-Virtex를 기반으로 한 간소화된 기능®
- E FPGA건축-시스템 내 무제한재프로그램 가능성
-매우 저렴한 비용-비용 효율적인 0.15 미크론 기술
•시스템 레벨 특징
-SelectRAMTM 계층 메모리:
·16비트/LUT 분산 RAM
·구성 가능한 4K-비트 트루 듀얼 포트 블록 RAM
·외 RAM에 대한 빠른 인터페이스
-전체 3.3V PCI를 준수하는 66MHz에서 64비트까지,카드버스 컴플라이언스
-저전력 세그먼트 라우팅 아키텍처
-초고속 계산을 위한 전용 운반 논리
-효율적인 곱셈 지원
-폭의 캐스케이드 체인
- 입력 기능
-활성화, 설정, 재설정과 함께 풍부한 레지스터 / 잠금
-4개의 전용 DLL, 고급 시계 제어
·시계 분포 지연을 제거
·곱, 나누기, 또는 단계 전환-4개의 주요낮은
- 왜곡세계적시계배포그물
-IEEE 1149.1 호환되는 경계 스캔 로직
•다재다능한 I/O 및 포장
-Pb 없는 패키지 옵션
-낮은
- 모든 밀도에서 사용할 수 있는 비용 패키지
-가족 발자국일반 패키지
-19 고성능 인터페이스 표준·LVTTL, LVCMOS, HSTL, SSTL, AGP, CTT GTL·LVDS 및 LVPECL 차차 I/O
-최대 205개의 디ферен셜 I/O 쌍을 입력할 수 있습니다.출력, 또는 양방향
-핫스변 I/O (컴팩트PCI 친화적)
•1.8V로 전원을 공급하는 논리 코어와 1.5V로 전원을 공급하는 I/O,2.5V 또는 3.3V
•강력한 Xilinx에 의해 완전히 지원®ISE®개발시스템
-완전 자동 지도화, 배치 및 라우팅
-설계 입력 및 확인 도구와 통합
-광범위한 IP 라이브러리 DSP 기능 및부드러운 가공기
스파르탄-IIE 가구와 스파르탄-II가족
•더 높은 밀도와 더 많은 I/O
•더 높은 성능
•비용 효율적인 패키지에 독특한 핀아웃
•차차 신호-LVDS, 버스 LVDS, LVPECL
• VCCINT= 1.8V- 전력 줄여-외부 저항과 함께 5V 허용-3V 용도 직접
•PCI, LVTTL 및 LVCMOS2 입력 버퍼VCCOV 대신CCINT
•유니크 더 큰 비트 스트림
환경 및 수출 분류XC2S50E-6TQ144C
속성 | 설명 |
RoHS 상태 | RoHS에 부합하지 않음 |
수분 민감도 수준 (MSL) | 3 (168시간) |
REACH 상태 | REACH 영향을 받지 않습니다 |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |